三星调整1c DRAM设计，寄望HBM4E赶超SK海力士

　　据韩媒报道，三星电子正着手修改10纳米级第六代（1c）DRAM设计，以应对应用于HBM4的1c DRAM良率不佳问题。

　　三星通过调整线宽电路与电容器厚度来提高良率，尽管这将增加成本。同时，三星电容器厚度调节出现问题导致漏电流，公司正在测试其他因素以达到最佳状态。

　　三星的制程标准较竞业更为严格，但自第一代1x DRAM开始，三星在过渡到更先进的制程时面临效能发挥问题。因此，三星正朝着比原计划更大尺寸的芯片方向发展，以提高1c DRAM的稳定性和完成度。

　　市场预测认为，基于1c DRAM的HBM4将落后于竞业。然而，三星计划从第七代产品（HBM4E）开始追赶，并着重发展该产品，以期持平或超越竞业。

　　尽管三星与竞业之间的差距不如HBM3或HBM3E时期那么大，但三星内部已转向重点发展HBM4E，寄望借此赶超竞业SK海力士。