台积电2nm工艺：功耗降低24%~35%，性能提升15%

　　台积电在IEEE国际电子设备会议（IEDM）上公布了其2nm（N2）制造工艺的更多细节。这项新工艺在相同电压下能够将功耗降低24%至35%，或将性能提高15%，晶体管密度比3nm工艺提高1.15倍。这些提升主要得益于台积电的新型全栅（GAA）纳米片晶体管和N2 NanoFlex设计技术。

　　GAA纳米片晶体管技术允许设计人员调整通道宽度，以平衡性能和功率效率。N2工艺还引入了N2 NanoFlex DTCO技术，使设计人员能够开发出面积更小、功率效率更高的短单元，或优化以获得最大性能的高单元。该技术还包括六个电压阈值水平，使用台积电第三代偶极子集成技术实现。

　　N2工艺的创新旨在提高晶体管驱动电流，降低有效电容，从而实现一流的能效。这些改进使N型和P型纳米片晶体管的I/CV速度分别提高了约70%和110%。与FinFET相比，N2纳米片晶体管在0.5V至0.6V的低电源电压下性能更佳，可将时钟速度提高约20%，并将待机功耗降低约75%。

　　N2工艺还通过集成N2 NanoFlex和多个阈值电压选项，为高逻辑密度的节能处理器提供了额外的设计灵活性。晶体管架构和DTCO优势直接影响SRAM的可扩展性，台积电在2nm工艺中实现了约38Mb/mm²的创纪录SRAM密度，并降低了功耗。

　　N2工艺还采用了全新的中段（MoL）、后端（BEOL）和远BEOL布线%，并提高了性能效率。N2的MoL现在使用无障碍钨布线，将垂直栅极接触电阻降低了55%，并将环形振荡器的频率提高了约6.2%。此外，N2工艺可将金属和通孔电阻降低10%。

　　针对HPC应用，N2工艺还包括超高性能MiM电容器，提供约200fF/mm²的电容，帮助实现更高的最大工作频率。这些技术进步显示出台积电在推动半导体制造技术发展方面的领先地位。