AMD专利申请揭示创新“芯片堆叠”技术

　　AMD近日在其最新的专利申请中展示了一种革命性的“多芯片堆叠”技术，该技术有望在其未来的Ryzen SoC（系统级芯片）中得到应用。

　　AMD此前已经在其处理器产品线D V-Cache”，即“X3D”系列，成为首家采用此类技术的制造商。而现在，AMD似乎正计划进一步推动芯片设计的边界，通过一项新的专利申请，探索一种被称为“新颖的封装设计”的芯片堆叠工艺。

　　根据这份专利申请，AMD计划采用一种创新的芯片堆叠方法，其中较小的chiplets（芯片模块）将与较大的芯片部分重叠。这种方法旨在通过为更多附加chiplets创造空间来扩大芯片设计，从而在单个芯片上实现更多功能，更有效地利用接触面积。这意味着，在相同的芯片尺寸下，AMD能够集成更高的核心数、更大的缓存和更多的内存带宽，从而带来显著的性能提升。

　　此外，这种重叠的chiplets设计还有助于减少互连延迟。由于chiplets之间的距离缩短，组件之间的通信速度将加快，从而提升整体性能。同时，在这种设计下，电源门控也不会成为问题，因为分离的chiplets可以更有效地控制各个单元，提高能效。